Gerald Spiegel - Bestimmung möglicher Fabrikationsfehler aus dem Schaltungslayout

45,50 €
45,50 €
inkl. MwSt.
zzgl. Versandkosten

Die Menge muss 1 oder mehr sein

Lieferung & Versand

Für diesen Artikel wurde keine geeignete Versandart ermittelt. Bitte melden Sie sich bei uns.

Über das Buch

Zum Inhalt

Bei der Herstellung hochintegrierter Schaltungen muss aus technischen Gründen stets mit Fabrikationsfehlern gerechnet werden, die eine begrenzte Ausbeute der gefertigten Schaltungen zur Folge haben. Daher müssen Schaltungen nach der Produktion auf ihre korrekte Funktion getestet werden. Ein effizienter Test ist durch eine kurze Testzeit bei gleichzeitig hoher Produktqualität des Bauelementes gekennzeichnet. Der vollständige Test aller Eingangsbelegungen und Zustände einer Schaltung ist für realistische Schaltungsgrössen in der Regel nicht praktikabel. Daher stützt man sich auf Fehlermodelle, welche die prinzipiell möglichen Auswirkungen von Fertigungsdefekten auf die Schaltungsstruktur, die sogenannten Fehler, beschreiben. Testmuster werden aufgrund der Fehlermodelle nur für diese Fehler erzeugt; infolgedessen hat die Vollständigkeit und Genauigkeit von Fehlermodellen einen entscheidenden Einfluss auf den Test und folglich auch auf die Qualität des getesteten Bauelementes.

Es wird ein Fehlermodell für hochintegrierte CMOS-Schaltungen beschrieben, welches eine genaue und umfassende Beschreibung möglicher Fabrikationsfehler auf Transistorebene erlaubt. Darauf aufbauend wird ein analytisches Verfahren vorgestellt, welches aus der Maskenbeschreibung des Schaltungslayouts die Fehlermenge vollständig bestimmt. Unter Verwendung einer Defektstatistik wird die Auftrittswahrscheinlichkeit jedes Fehlers mit hoher Genauigkeit berechnet. Das Verfahren ist für beliebige Layouts anwendbar und nicht auf einen speziellen Herstellungsprozess oder Entwurfsstil beschränkt. Unter der Bezeichnung REFLEX wurde das Verfahren implementiert; die Ergebnisse der Analyse einer Standardzellenbibliothek werden diskutiert.

Weiterhin wird eine Methode zur Optimierung von Testkosten und Produktqualität unter Verwendung von Fehlerauftrittswahrscheinlichkeiten vorgestellt. Der Ansatz beruht auf einer geeigneten Sortierung der Testmenge. Dabei werden kurze Testsequenzen, die viele…

Schlagworte

CMOS-Schaltung, Schaltungstest, Schaltung, Fabrikationsdefekt, Fehlermodell, Fehlerauftrittswahrscheinlichkeit, Ingenieurwissenschaft, Technikwissenschaft

  • Schriftenreihe
    Schriftenreihe technische Forschungsergebnisse
  • ISSN
    1435-6856
  • Band
    4