Gerald Spiegel - Bestimmung möglicher Fabrikationsfehler aus dem Schaltungslayout
Lieferung & Versand
Für diesen Artikel wurde keine geeignete Versandart ermittelt. Bitte melden Sie sich bei uns.
- Zahlungsarten:
Über das Buch
Zum Inhalt
Bei der Herstellung hochintegrierter Schaltungen muss aus technischen Gründen stets mit Fabrikationsfehlern gerechnet werden, die eine begrenzte Ausbeute der gefertigten Schaltungen zur Folge haben. Daher müssen Schaltungen nach der Produktion auf ihre korrekte Funktion getestet werden. Ein effizienter Test ist durch eine kurze Testzeit bei gleichzeitig hoher Produktqualität des Bauelementes gekennzeichnet. Der vollständige Test aller Eingangsbelegungen und Zustände einer Schaltung ist für realistische Schaltungsgrössen in der Regel nicht praktikabel. Daher stützt man sich auf Fehlermodelle, welche die prinzipiell möglichen Auswirkungen von Fertigungsdefekten auf die Schaltungsstruktur, die sogenannten Fehler, beschreiben. Testmuster werden aufgrund der Fehlermodelle nur für diese Fehler erzeugt; infolgedessen hat die Vollständigkeit und Genauigkeit von Fehlermodellen einen entscheidenden Einfluss auf den Test und folglich auch auf die Qualität des getesteten Bauelementes.
Es wird ein Fehlermodell für hochintegrierte CMOS-Schaltungen beschrieben, welches eine genaue und umfassende Beschreibung möglicher Fabrikationsfehler auf Transistorebene erlaubt. Darauf aufbauend wird ein analytisches Verfahren vorgestellt, welches aus der Maskenbeschreibung des Schaltungslayouts die Fehlermenge vollständig bestimmt. Unter Verwendung einer Defektstatistik wird die Auftrittswahrscheinlichkeit jedes Fehlers mit hoher Genauigkeit berechnet. Das Verfahren ist für beliebige Layouts anwendbar und nicht auf einen speziellen Herstellungsprozess oder Entwurfsstil beschränkt. Unter der Bezeichnung REFLEX wurde das Verfahren implementiert; die Ergebnisse der Analyse einer Standardzellenbibliothek werden diskutiert.
Weiterhin wird eine Methode zur Optimierung von Testkosten und Produktqualität unter Verwendung von Fehlerauftrittswahrscheinlichkeiten vorgestellt. Der Ansatz beruht auf einer geeigneten Sortierung der Testmenge. Dabei werden kurze Testsequenzen, die viele…
Schlagworte
CMOS-Schaltung, Schaltungstest, Schaltung, Fabrikationsdefekt, Fehlermodell, Fehlerauftrittswahrscheinlichkeit, Ingenieurwissenschaft, Technikwissenschaft
-
SchriftenreiheSchriftenreihe technische Forschungsergebnisse
-
ISSN1435-6856
-
Band4
Zahlungsarten
Sie können via Paypal, Kreditkartenzahlung oder Vorkasse bezahlen. Firmenkunden können auf Rechnung kaufen.
Lieferzeit
Die Lieferzeit innerhalb Deutschlands beträgt üblicherweise 2 bis 3 Werktage ab Zahlungseingang. Bei Bestellungen an Wochenenden und Feiertagen verzögert sich die Auslieferung entsprechend.
Paket-Versand
Einige Artikel werden aufgrund ihrer Größe, Menge und/oder ihres Gewichtes als Paket versendet.
Verzögerungen
Sollten einige Artikel kurzfristig nicht lieferbar sein oder sich die versprochene Lieferzeit verzögern, werden Sie per E-Mail von uns darüber informiert.
Logistikpartner
Die bestellten Artikel werden von uns schnellstmöglich verpackt und unserem Logistikpartner versandfertig übergeben. Bitte beachten Sie, dass wir auf Verzögerungen, die von unserem Logistikpartner verursacht sind, keinen Einfluss haben.
Sendungsverfolgung
Anhand Ihrer Paket-Identnummer/Sendungsnummer können Sie jederzeit den aktuellen Sendungsstatus Ihres Paketes erfahren. Weitere Informationen zur Sendungsverfolgung erhalten Sie in Ihrer Lieferbestätigung per eMail.
Kontakt
Sie erreichen unseren Kundenservice telefonisch unter 040 398880 0 sowie per E-Mail unter shop@verlagdrkovac.de.