Manfred Schölzke - Timing-driven Foorplanning beim hierarchischen VLSI-Entwurf
Lieferung & Versand
Für diesen Artikel wurde keine geeignete Versandart ermittelt. Bitte melden Sie sich bei uns.
- Zahlungsarten:
Über das Buch
Zum Inhalt
Ziel dieser Arbeit ist die Darstellung und Implementierung von Konzepten zum timing-driven Floorplanning beim hierarchischen VLSI-Entwurf. Kernpunkte eines solchen Entwurfsverfahrens, wie es z.B. das PLAYOUT-System prototypisch verwirklicht, sind bottom-up Abschätzungsphasen und top-down Planungsphasen (Floorplanning) beim Übergang von der Schaltungsstruktur zur -geometrie (Flächenplan und Maskenlayout).
Bei der Planungsphase versucht Schölzke in dieser Arbeit, die beiden Optimierungsziele Chipfläche und maximale Verzögerungszeit zu minimieren bzw. mit der Kombination dieser beiden Optimierungsziele umzugehen. Im einzelnen erfolgt dazu die Aufarbeitung der drei großen Teilbereiche des Floorplanning: Platzierung, globale Verdrahtung und Abschätzung (Fläche und Verzögerungszeiten).
Die Platzierung mittels rekursiver Bipartitionierungen wird für die Berücksichtigung des Verzögerungszeitverhaltens sensibilisiert durch zwei verschiedene Erweiterungen des bekannten Terminal Propagation-Verfahrens: Einerseits durch Klassifikation (in zeitkritische und -unkritische sowie in interne und externe Netz) und andererseits durch Budgetierung (Netzlängen- oder Zeitvorgaben, die zu Bindungswünschen, einer Form von schwachen Restriktionen, führen können).
Auf umfangreiche Arbeiten zur Flächenabschätzung konnte aufgebaut werden. Dagegen werden für die Modellierung der Verzögerungszeiten hierarchische Timinggraphen neu definiert und das Konzept der Shape Functions zu SD-Kurven (Shape and Delay) erweitert. Bei der globalen Verdrahtung konzentrieren sich die Untersuchungen auf geeignete Routinggraphen und sequentielle Routingverfahren, die das Verzögerungszeitverhalten zu erkannten kritischen Senken optimieren.
Die in den theoretischen Teilen der Arbeit gewonnenen Erkenntnisse finden Anwendung im Ergebnisteil, der Beispiele und Messungen beschreibt, die mit der im PLAYOUT Chip Planner Version 6 vorgenommenen Implementierung ausgewählter Verfahren erzielt…
Schlagworte
timing-driven Floorplanning, hierarchischer VLSI-Entwurf, Entwurfsalgorithmen, bottom-up, top-down, PLAYOUT Chip Planner Version 6, Platzierungsverfahren, Verdrahtungsalgorithmen, Informatik
-
SchriftenreiheForschungsergebnisse zur Informatik
-
ISSN1435-6260
-
Band51
Lieferzeit
Zahlungsarten
Sie können via Paypal, Kreditkartenzahlung oder Vorkasse bezahlen. Firmenkunden können auf Rechnung kaufen.
Lieferzeit
Die Lieferzeit innerhalb Deutschlands beträgt üblicherweise 2 bis 3 Werktage ab Zahlungseingang. Bei Bestellungen an Wochenenden und Feiertagen verzögert sich die Auslieferung entsprechend.
Paket-Versand
Einige Artikel werden aufgrund ihrer Größe, Menge und/oder ihres Gewichtes als Paket versendet.
Verzögerungen
Sollten einige Artikel kurzfristig nicht lieferbar sein oder sich die versprochene Lieferzeit verzögern, werden Sie per E-Mail von uns darüber informiert.
Logistikpartner
Die bestellten Artikel werden von uns schnellstmöglich verpackt und unserem Logistikpartner versandfertig übergeben. Bitte beachten Sie, dass wir auf Verzögerungen, die von unserem Logistikpartner verursacht sind, keinen Einfluss haben.
Sendungsverfolgung
Anhand Ihrer Paket-Identnummer/Sendungsnummer können Sie jederzeit den aktuellen Sendungsstatus Ihres Paketes erfahren. Weitere Informationen zur Sendungsverfolgung erhalten Sie in Ihrer Lieferbestätigung per eMail.
Kontakt
Sie erreichen unseren Kundenservice telefonisch unter 040 398880 0 sowie per E-Mail unter shop@verlagdrkovac.de.